menu:topRightMenu

数字集成电路设计(“十二五”国家重点图书出版规划项目)

数字集成电路设计
数字集成电路设计(“十二五”国家重点图书出版规划项目)
作者:金西 编著

图书详细信息:
ISBN:978-7-312-03298-1
估价:56.00元
版本:1
装帧:平装
预计出版年月:201308
丛书名称:中国科学技术大学精品教材

图书简介:

  本书主要介绍了数字集成电路的设计理论与技术,内容包括:数字集成电路的发展趋势、数字集成电路的设计流程、VHDL和Verilog的数字集成电路描述、数字集成电路前端设计、可编程的数字集成电路测试平台、数字集成电路后端设计、数字集成电路的可靠性设计。本书既来源于工程实际又结合了多年的教学实践,书中数字集成电路的设计以CPU核等作为实例讲解,板级系统设计基于Xilinx Vx系列FPGA开发板进行,与数字集成电路有关的设计规范和验收标准、库单元设计、硬件测试环境的建立等以业界标准来组织设计实例和教学内容。同时,作者结合了诸如科学院先导专项中芯片设计及其在航天工程中的应用等积累多年的项目经验来编写本书,本着理实交融、学以致用的原则,向从事数字集成电路设计的相关人员提供设计方法与实例。

  本书可作为高等院校电子科学与技术、电子与信息工程、计算机科学与技术等专业的本科生或研究生教材,也可作为相关专业的教师、科研人员及数字集成电路设计工程师的学习参考资料。

前言:

  自集成电路发明至今50多年来,数字集成电路迅速向着更高集成度、超小型化、高性能、高可靠性的方向发展,数字集成电路设计也多次跨越了“不可能再发展了吧”;而对于今天的中国,每年上千亿美元的集成电路进口额主要用于购买数字集成电路,这是压在每一个中国集成电路设计从业者心中的巨石。中国科学技术大学物理学院的研究者们在纳米器件的机理、自旋电子学、量子点等方面已逐步走向国际研究的高端,而SoC设计室也凝聚了一批志在数字集成电路设计的青年学子,他们默默无闻却充满着激情,努力学习,积极实践,从事向量浮点处理器、Xilinx Vx系列开发板、高性能多核处理器及外围IP开发。

  本书以数字集成电路设计人员应学习的知识为主线,结合编著者的教学和项目实践及多年积累的资料编写而成,目的是使每一个学生了解超深亚微米时代数字集成电路的设计方法和所用到的EDA工具,为他们走上社会进入专业的电子技术类公司后,能胜任各种电子产品集成化的实际设计工作打下坚实的基础。本书主要内容包括:数字集成电路系统的发展趋势、数字集成电路设计流程、VHDL和Verilog的数字集成电路描述、数字集成电路前端设计、可编程的数字集成电路测试平台、数字集成电路后端设计、数字集成电路可靠性设计。本书以CPU 核等进行实例讲解,板级测试基于Xilinx Vx系列FPGA开发板进行,设计规范和验收标准、库单元设计、硬件测试环境建立及应用均以业界标准来组织设计实例和教学内容。

  中国科学技术大学SoC设计室成立以来,杜学亮博士、贠超博士、孙岩博士、贺承浩博士、张鑫硕士、孙一硕士、郑伟硕士、冯为硕士、胡群超硕士、赵占祥硕士、曹玉斌硕士等都为本书的研究体系和内容提供了有益成果;在读博士生项天、彭波、屈直、吴安,在读硕士生李强、王天祺、董家宁以及做SoC方向本科毕业论文的同学等学习了本课程并上机验证了部分程序,在此对他们一并表示衷心的感谢。本书编写过程中还参考及学习了十多本国内外有关数字系统设计的教材以及大量网络上的资料,受益颇丰,除在本书的参考文献中列出外,也在此向各位作者致以深深的感谢。

  有关本书的技术指导和建议请发邮件至jinxi@ustc.edu.cn, 关于SoC设计室的新动态和本书相关内容的发展请浏览http://blog.sina.com.cn/soc01

 

 

金西
2013年7月31日

目录:

前言(ⅲ)

第1章集成电路发展与数字集成电路概论(1)

1.1集成电路的回顾(1)

1.1.1数字集成电路溯源(1)

1.1.2电子设计发展阶段(8)

1.1.3计算机在集成电路设计发展阶段的作用(11)

1.1.4人才、工具和库(11)

1.2纳米时代的数字集成电路设计策略(13)

1.2.1数字集成电路设计的要求(14)

1.2.2核高基助力集成电路芯片设计(15)

1.2.3设计自动化(17)

1.3数字集成电路的设计方法(19)

1.3.1自顶向下设计流程(19)

1.3.2自底向上设计流程(20)

1.3.3正向设计和逆向设计(20)

1.3.4著名公司推荐的设计流程(21)

1.4数字集成电路设计的学习方法(22)

1.4.1选用合适的EDA工具(22)

1.4.2了解和适应集成电路设计产业(23)

1.5数字集成电路设计的项目管理(26)

1.5.1可靠性设计(26)

1.5.2代码版本管理SVN(29)

1.5.3代码质量nLint(29)

 

 

 

第2章数字集成电路设计基础(30)

2.1数字集成电路的基本电路(30)

2.1.1数字集成电路分类与特点(31)

2.1.2各类数字集成电路的性能指标(33)

2.1.3CMOS基本门电路的分类与扩展(35)

2.2典型的组合逻辑电路设计(38)

2.2.1实现不带“非”的组合逻辑(38)

2.2.2半加器和同或电路设计(39)

2.2.3加法器电路设计(41)

2.2.4算术逻辑运算模块(43)

2.2.5译码器和编码器(43)

2.2.6传输门逻辑电路(44)

2.2.7多路选择器(45)

2.3典型的时序逻辑电路(47)

2.3.1时序逻辑电路基础(47)

2.3.2双稳态电路(48)

2.3.3CMOS触发器(49)

2.3.4同步时序电路和异步时序电路(51)

2.3.5预充求值的动态CMOS电路(51)

2.3.6多米诺CMOS电路(53)

2.3.7时钟CMOS电路(55)

2.4微处理器的设计(56)

2.4.1微处理器设计与专用集成电路设计(56)

2.4.2微处理器设计的发展(57)

2.4.3简单微处理器的设计(59)

2.4.4系统级的微处理器设计方法(60)

2.4.5可配置处理器对设计方法学的新要求(62)

 

第3章硬件描述语言VHDL(63)

3.1VHDL简介(63)

3.1.1VHDL的特点(64)

3.1.2VHDL的新发展(65)

3.2VHDL程序的基本结构(65)

3.2.1VHDL程序的基本单元与构成(65)

3.2.2包、配置和库(71)

3.2.3微处理器的设计实例(76)

3.3VHDL的基本数据类型和操作符(79)

3.3.1数的类型和数的字面值(79)

3.3.2对象和分类(80)

3.3.3数据类型(81)

3.3.4运算操作符(84)

3.4VHDL结构体的描述方式(85)

3.4.1顺序描述语句(86)

3.4.2并发描述语句(89)

3.5Active_VHDL上机准备(92)

3.5.1Active_VHDL的安装与启动(92)

3.5.2EditPlus安装使用(93)

3.5.3熟悉Active_VHDL的集成环境(93)

3.5.4Active_VHDL自带范例的调试流程(94)

3.5.5VHDL激励信号(95)

3.5.6Active_VHDL中测试基准自动生成流程(95)

3.5.7半加器的波形分析(97)

3.6基本逻辑电路的VHDL实现(98)

3.6.1组合逻辑电路设计(99)

3.6.2时序逻辑电路设计(103)

3.7Active_VHDL上机实践(110)

3.7.1VHDL数字电路的文本描述、编译与仿真上机实验(110)

3.7.2交通灯控制器(111)

3.7.3基于CPLD实现交通灯控制器(120)

3.8交通灯控制器开发实例(136)

3.8.1设计规范和步骤(136)

3.8.2设计描述(137)

3.8.3VHDL描述(138)

3.8.4验证方案(145)

3.8.5把TLC和TLC_Test配置在一起(146)

3.8.6预定义数据类型BIT(148)

3.8.7用新的数据类型改写成TLC的电路描述(149)

3.8.8其他综合调试工作(150)

 

 

第4章硬件描述语言Verilog HDL(152)

4.1Verilog HDL和VHDL的比较(152)

4.2Verilog HDL简介(153)

4.2.1Verilog HDL的特点(153)

4.2.2Verilog HDL模块组成单元(154)

4.2.3Verilog2001标准加入的内容(156)

4.3Verilog HDL的词法(162)

4.3.1空白符和注释(162)

4.3.2常数(162)

4.3.3字符串(163)

4.3.4关键词(164)

4.3.5标识符(164)

4.3.6操作符(165)

4.3.7数据类型(171)

4.4Verilog HDL的语句(174)

4.4.1声明类语句(174)

4.4.2赋值语句(179)

4.4.3条件语句(181)

4.4.4循环语句(184)

4.4.5语句的顺序执行与并行执行(184)

4.5不同抽象级别的Verilog HDL模型(184)

4.5.1Verilog HDL的门级描述(185)

4.5.2Verilog HDL的行为级描述(185)

4.5.3用结构描述实现更大的电路系统(187)

4.6浮点处理单元的Verilog HDL设计(190)

4.6.1浮点处理单元简介(190)

4.6.2功能模块的分析(193)

4.6.3FPU内部四级流水线的实现(197)

 

 

第5章数字集成电路的前端设计(206)

5.1高层次建模(206)

5.1.1SystemC简介(206)

5.1.2芯片快速成型实现流程(210)

5.1.3RSA运算的SystemC实现(211)

5.1.464位MIPS流水线系统级建模(214)

5.2前端设计常用软件介绍(223)

5.2.1工具软件版本配套问题(223)

5.2.2事务级模型TLM(224)

5.2.3Quartus Ⅱ(227)

5.2.4ModelSim(229)

5.2.5Synplify(230)

5.2.6MATLAB、Debussy与ModelSim协同仿真(230)

5.38位RISC微处理器的前端设计(231)

5.3.18位RISC微处理器(231)

5.3.28位RISC微处理器的结构(232)

5.3.38位RISC微处理器的前端设计(243)

5.4VFPA及其寄存器的前端设计(258)

5.4.1VFPA设计及验证(258)

5.4.2寄存器详细设计(265)

5.4.3寄存器堆(274)

5.5ALU的前端设计(284)

5.5.1ALU简介(284)

5.5.2ALU内部模块(286)

5.5.3ALU接口信号(286)

5.5.4ALU指令列表(287)

5.5.5ALU的实现(288)

 

 

第6章数字集成电路的FPGA设计(294)

6.1FPGA简介(294)

6.1.1面向20nm的FPGA(294)

6.1.2FPGA和ASIC设计的区别(295)

6.1.3FPGA与CPLD的区别(297)

6.2PCB板级系统项目分析(297)

6.2.1印刷电路板简介(297)

6.2.2PCB设计软件Protel(300)

6.2.3PCB的项目管理(301)

6.2.4高速PCB设计规则(303)

6.3入门级开发板的设计实例(305)

6.3.1MAX7000S开发板的设计(306)

6.3.2下载和配置方式(318)

6.3.3X2S200开发板的设计简介(324)

6.3.4EP3C16E144开发板设计(325)

6.4Virtex开发板的设计(335)

6.4.1Virtex FPGA开发板简介(335)

6.4.2Virtex开发板调试流程(341)

6.5Virtex6双子星开发板的设计(346)

6.5.1双子星PCB级的设计(347)

6.5.2PCB的信号完整性考虑(354)

6.5.3互联接口的设计(359)

6.5.4双子星布线及算法(362)

第7章数字集成电路的后端设计(367)

7.1自底向上的后端设计流程(367)

7.1.1常用的数字集成电路后端设计流程(367)

7.1.2数字集成电路后端设计的内容(369)

7.2库器件仿真与建库(371)

7.2.1建库及库信息(371)

7.2.2CMOS基本器件设计(380)

7.2.3电路仿真(391)

7.3版图设计基础(400)

7.3.1版图设计方法简介(401)

7.3.2版图设计规则(403)

7.4版图生成、验证(408)

7.4.1DataPath设计(408)

7.4.2版图输入流程(414)

7.4.3MUX2的版图编辑步骤(416)

7.4.4Diva流程(423)

7.4.5Dracula流程(424)

7.4.6参数提取反标(427)

7.4.7门级时序分析(427)

7.4.8晶体管级时序分析(432)

7.5Tanner Research Tools组成与功能(432)

7.5.1安装并熟悉Ledit pro(433)

7.5.2安装DOS版Ledit 5.0(433)

7.5.3版图编辑实践(433)

7.5.4读CMOSLIB.TDB的方法(434)

7.5.5Ledit模块介绍(435)

7.5.6Ledit主菜单使用导引(435)

7.5.7DRC文件实例(436)

 

 

第8章数字集成电路的可靠性设计(439)

8.1可靠性设计的要求(439)

8.1.1可靠性简介(439)

8.1.2可靠性设计原则及实施规范(441)

8.1.3数字集成电路的可靠性指标(443)

8.1.4数字集成电路可靠性设计的基本内容(444)

8.1.5可靠性设计技术(445)

8.1.6降额标准(451)

8.1.7信号完整性(451)

8.2空间辐照环境下的FPGA可靠性设计技术(452)

8.2.1单粒子效应(452)

8.2.2Xilinx的三模冗余(454)

8.2.3抗辐射加固SRAM设计(454)

8.3测试向量的生成(455)

8.3.1测试的基本概念(455)

8.3.2故障仿真(458)

8.3.3测试生成的过程(459)

8.3.4测试流程(460)

8.4可测试性设计(461)

8.4.1可测试性设计初步(461)

8.4.2可测试性设计与结构测试(465)

8.4.3软硬件系统可测试性设计(468)

8.4.4包含嵌入式模块的可测试性设计(472)

8.5数字集成电路的测试与物理仿真(474)

8.5.1物理仿真的方法(474)

8.5.2芯片的FPGA物理仿真方法(476)

8.5.3混合的物理仿真(476)

 

 

附录(480)

附录1Synopsys推荐设计流程(480)

附录2VHDL上机作业模板(481)

附录3可靠性设计分析流程示例(482)

 

参考文献(483)



Copyright 2011 中国科学技术大学出版社
合肥市金寨路96号